计组第五章作业

发布于 2021-05-14  78 次阅读


文章目录[隐藏]

1. CPU具有哪些基本功能?

答:
file

2. CPU由哪几部分组成?

答:
CPU主要由运算器,控制器,寄存器,内部总线等部件组成。
补充:

- 运算器由**算术逻辑单元(Arithmetic and Logic Unit, ALU), 累加寄存器, 数据缓冲寄存器和状态条件寄存器**等组成。主要功能是执行算术运算和逻辑运算
  1. 算术逻辑单元(ALU)
- 运算器<font color ='red'>最重要的的组成部件</font>,负责处理数据,进行算数运算和逻辑运算
  1. 累加寄存器(AC)
    - 一个通用的寄存器,为<font color ='red'>**ALU**</font>提供一个**工作区**,当ALU接收到一个运算时,会先将一部分数据暂放在AC中,再从内存储存器中取出另一部分数据和AC中的数据进行运算,**最后运算的结果**将会**存放在AC**中,所以运算器中至少需要一个累加寄存器
  2. 数据缓冲寄存器(DR)
    - 一个数据中转站,在对内存储器进行读/写操作时,用DR暂时存放读/写的一条指令或一个数据字,将不同时间段内读/写的数据隔离开来。主要作用:作为CPU和内存,外部设备之间数据传送的中转站,作为数据的缓冲,避免速度过快导致异常。在**单累加器结构的运算器中**,数据缓冲寄存器还可以兼作为操作数寄存器。
  3. 状态条件寄存器(PSW)
    - 保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容,如运算结果进位标志(C),运算结果溢出标志(V),运算结果为零标志(Z),运算结果为负标志(N),中断标志(I),方向标志(D)和单步标识等。这些标志位通常分别由 **1位触发器保存**,保存了当前指令完成之后的状态,通常,**一个算术操作产生一个运算结果,而一个逻辑操作则产生一个判决**。

3. CPU中的六类寄存器各是什么寄存器?它们中存放的内容是什么?

答:CPU中主要的寄存器有:

  1. 数据缓冲寄存器(DR)
数据缓冲寄存器用来暂时存放由内存储器读出的一条指令或一个数据字;反之,当向内存存入一条指令或一个数据字时,也暂时将它们存放在数据缓冲寄存器中。
补充:
缓冲寄存器的作用是:
(1)作为CPU和内存、外部设备之间信息传送的中转站;
(2)补偿CPU和内存、外围设备之间在操作速度上的差别;
(3)在单累加器结构的运算器中,数据缓冲寄存器还可兼作为操作数寄存器。
  1. 指令寄存器(IR)
指令寄存器用来保存当前正在执行的一条指令。当执行一条指令时,先把它从内存取到缓冲寄存器中,然后再传送至指令寄存器。指令划分为操作码和地址码字段,由二进制数字组成。为了执行任何给定的指令,必须对操作码进行测试,以便识别所要求的操作。
补充:
指令译码器就是做这项工作的。指令寄存器中操作码字段的输出就是指令译码器的输入。操作码一经译码后,即可向操作控制器发出具体操作的特定信号。
  1. 程序计数器(PC)
为了保证程序能够连续地执行下去,CPU必须具有某些手段来确定下一条指令的地址。而程序计数器正是起到这种作用,所以通常又称为指令计数器。在程序开始执行前,必须将它的起始地址,即程序的一条指令所在的内存单元地址送入PC,因此PC的内容即是从内存提取的第一条指令的地址。当执行指令时,CPU将自动修改PC的内容,以便使其保持的总是将要执行的下一条指令的地址。由于大多数指令都是按顺序来执行的,所以修改的过程通常只是简单的对PC加1。
  但是,当遇到转移指令如JMP指令时,那么后继指令的地址(即PC的内容)必须从指令的地址段取得。在这种情况下,下一条从内存取出的指令将由转移指令来规定,而不是像通常一样按顺序来取得。因此程序计数器的结构应当是具有寄存信息和计数两种功能的结构。
  1. 地址寄存器(AR)
地址寄存器用来保存当前CPU所访问的内存单元的地址。由于在内存和CPU之间存在着操作速度上的差别,所以必须使用地址寄存器来保持地址信息,直到内存的读/写操作完成为止。
当CPU和内存进行信息交换,即CPU向内存存/取数据时,或者CPU从内存中读出指令时,都要使用地址寄存器和数据缓冲寄存器。同样,如果我们把外围设备的设备地址作为像内存的地址单元那样来看待,那么,当CPU和外围设备交换信息时,我们同样使用 地址寄存器和数据缓冲寄存器。
地址寄存器的结构和数据缓冲寄存器、指令寄存器一样,通常使用单纯的寄存器结构。信息的存入一般采用电位-脉冲方式,即电位输入端对应数据信息位,脉冲输入端对应控制信号,在控制信号作用下,瞬时地将信息打入寄存器。
  1. 累加寄存器(AC)
累加寄存器AC通常简称为累加器,它是一个通用寄存器。其功能是:当运算器的算术逻辑单元ALU)执行算术或逻辑运算时,为ALU提供一个工作区。累加寄存器暂时存放ALU运算的结果信息。显然,运算器中至少要有一个累加寄存器。
目前CPU中的累加寄存器,多达16个,32个,甚至更多。当使用多个累加器时,就变成通用寄存器堆结构,其中任何一个可存放源操作数,也可存放结果操作数。在这种情况下,需要在指令格式中对寄存器号加以编址。
  1. 状态条件寄存器(PSW)
状态条件寄存器保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容,如运算结果进位标志©,运算结果溢出标志(V),运算结果为零标志(Z),运算结果为负标志(N)等等。这些标志位通常分别由1位触发器保存。
除此之外,状态条件寄存器还保存中断和系统工作状态等信息,以便使CPU和系统能及时了解机器运行状态和程序运行状态。因此,状态条件寄存器是一个由各种状态条件标志拼凑而成的寄存器。

4. 参见图5.1的数据通路。画出存数指令STO(R1,(R2))的指令周期流程图,指令完成的功能是将寄存器R1的内容传送至(R2)为地址的数存单元中。标出各微操作信号序列。

5. 参见图5.1的数据通路。画出取数指令“LAD(R3),R0”的指令周期流程图,指令完成的功能是把(R3)为地址数存单元的内容取至寄存器R0中。标出各微操作控制信号序列。

五-2

1、某计算机有如下部件:ALU,移位器,主存M,主存数据寄存器MDR,主存地址寄存器MAR, 指令寄存器IR,通用寄存器R1一R3,暂存器c和D。

(1)请将各逻辑部件组成一个数据通路,并标明数据流动方向。
(2)画出ADD R1.R2”指令的指令周期流程图。

2、已知某机采用微程序控制方式.控存容量为512×48位。微程序可在整个控存中实现转移,控制微程序转移的条件共4个,微指令采用水平型格式,后继微指令地址采用断定方式。请问;

(1)微指令的三个字段分别应为多少位?
(2)画出对应这种微指令格式的微程序控制器逻辑框图。

3、某32位机共有微操作控制信号53个,构成5个相斥类的微命令组,各组分别包含4个、5个、 6个、 16个、和22个微命令。已知可判定的外部条件有CY和ZF两个,微指令字长31位。请给出采用断定方式的水平型微指令格式

4、假设某机器有80条指令.平均每条指令由4条微指令组成,其中有一条取指微指令是所有指令公用的。已知微指令长度为32位.请估算控制存储器容量。

五-3

1. 硬连线控制器中采用三级时序系统是什么意思。

答:三级时序系统是小型机常用的时序系统,在机器周期间、节拍电位间、工作脉冲间既不允许有重叠交叉,也不允许有空隙,应该是一个接一个的准确连接。
总结:一个指令周期可划分为若干机器周期,一个机器周期可由若干节拍组成,一个节拍里可以安排一个或几个工作脉冲。后三者(不包括指令周期)构成三级时序系统。

2. 并行处理技术可贯穿于信息加工的各个步骤和阶段,并行处理有几种形式?

答:主要有三种形式:①时间并行;②空间并行;③时间并 行+空间并行。

3. 流水CPU中什么是资源相关、数据相关和控制相关?如何解决这些相关?

答:
资源相关:是指多条指令进入流水线后,在同一流水线时钟周期内争用同一个功能部件所发生的冲突。
数据相关:在一个程序中,如果必须等前一条指令执行完毕以后,才能执行后一条指令(即后一条指令需要引 用前一条指令的结果数据),那么这两条指令就是数据相关的。
包括:

  • 写后读相关(RAW)
  • 读后写相关(WAR)
  • 写后写相关(WAW)

控制相关:控制相关冲突是由转移类指令引起的。当执行转移类指令时,可能为顺序取下条指令;也可能转移 到新的目标地址取指令。如果流水线顺序取指令,而程序却需要转移时,进入流水线的指令并不是将要执行的 指令,或者转移的目标指令可能还没有进入流水线,从而使流水线发生断流。
消除方法:让流水线中的某些指令暂停,而让其他指令继续执行。

4. 什么是定向传送技术(也称向前传送技术,旁路技术)

答:问题引出:

    在计算机组成原理中,引入了指令流水的概念。而指令流水提高了计算机的速度,但也存在三个基本问题,
其中一个是数据发生冲突,即数据相关
    解决的方案其中之一就是设置'专门通路','即旁路技术'
    旁路技术指的是:不必待某条指令的执行结果送回到寄存器后,再从寄存器中取出结果。作为下一条指令的源操
    作数,而是直接将执行结果送到其他指令所需要的地方

5. 延迟转移的思想是什么?如何操作的?

file

6. 转移预测法是用硬件实现还是软件实现?

file

7. RISC CPU一定流水CPU,反之亦然吗?

答:流水CPU是一种非常经济而实用的时间并行技术,RISC即精简指令集计算机,一般的CPU 相比,不仅只是简化了指令系统,而且是通过简化指令系统,使计算机的结构更加简单合理,从而提高了运算速度。
流水CPU不一定是RISC计算机,但是RISC CPU一定是流水CPU.

8. RISC 处理器的三要素是什么?

答: file


擦肩而过的概率